第8章 组合逻辑电路.ppt

8.1.1 组合逻辑电路的分析 1.分析的目的 根据给定的逻辑电路图，经过分析确定电路能完成的逻辑功 能。有时分析的目的在于检验新设计的逻辑电路是否实现了预 定的逻辑功能。 2.分析的方法 （ 1）由逻辑图写出各输出端的逻辑表达式 （ 2）化简和变换各逻辑表达式，求出最简函数式 （ 3）列出真值表 （ 4）逻辑功能分析 8.1 组合逻辑电路的分析与设计 第 8章 组合逻辑电路 （ 2）列出函数的真值表。 (略） （ 3）逻辑功能分析。 由真值表可知，当输入变量 A、 B、 C同时为 1或 0时， 输出变量 Y为 0，由此可确定该电路是判断三个变量是否一 致的电路。 8.1.1 组合逻辑电路的分析 【 例 8.1.1】 分析图 8.1.1所示电路的逻辑功能。 图 8.1.1 例题 8.1.1图 解：（ 1）写出该电路输出函 数的逻辑表达式。 因逻辑表达式比较简单， 可将化简步骤省略。 组合逻辑电路的设计一般按以下几个步骤进行： （ 1）分析题意写真值表。根据设计要求，首先确定输入 变量和输出变量，并对它们进行逻辑状态赋值，确定逻辑 1和逻辑 0所对应的状态，然后列写真值表。在列真值表时 ，不会出现或不允许出现的输入变量的取值组合可不列出 。如果列出，就在相应的输出函数处画 “×”号，化简时作 约束项处理。 （ 2）根据真值表写出逻辑表达式。 （ 3）用卡诺图或公式法化简，求出最简逻辑表达式。 （ 4）根据简化后的逻辑表达式，画出逻辑电路图。 8.1.2 组合逻辑电路的设计 【 例 8.1.3】 交叉路口的交通信号灯有三个，分别是红 、黄、绿三色。正常工作时，应该只有一盏灯亮，其它情 况均属电路故障，试设计故障报警电路。 解：（ 1）分析题意写真值表 设信号灯亮时用 1表示，灯灭用 0表示。报警状态用 1表示， 正常工作用 0表示。 红、黄、绿三灯分别用 A、 B、 C表示， 报警电路输出用 Y表示，列出真值表如表 8.1.3所示。 8.1.2 组合逻辑电路的设计 8.1.2 组合逻辑电路的设计 A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 表 8.1.3 例 8.1.3真值表 （ 2）根据真值表写出逻辑表达式 8.1.2 组合逻辑电路的设计 （ 3）根据真值表画出如图 8.1.3所示的卡诺图 图 8.1.3 例 8.1.3的卡诺图 （ 4）根据简化后的逻辑表达式，画出逻辑电路图，如图 8.1.4所示。 图 8.1.4 例 8.1.3逻辑电路图 8.2 常用的组合逻辑部件 8.2.1 加法器 1.半加器 进行二进制加法时，设两个加数为 A、 B， 半加器的 输出为 S， 向高位的进位为 C， 设计一个半加器的过程如下 ： （ a） 逻辑图 ￿ （ b） 逻辑符号 图 8.2.1 半加器逻辑电路和逻辑符号 2.全加器 设两个加数为 An、 Bn， 低位的进位为 Cn-1， 全加器 的输出为 Sn， 向高位的进位为 Cn， 则全加器如下。 8.2.1 加法器 (a) 电路 (b) 逻辑符号 图 8.2.2 全加器逻辑电路和逻辑符号 3.多位加法器 用多个全加器串接可以构成多位加法器，即要实现多 位二进制数的加法，可以用多个一位全加器级联而实现，将 低位片的进位输出信号接到高位片的进位输入端。图 8.2.3 所示的是一个 4位二进制数的串行进位加法器。 图 8.2.3 四位串行进位加法器 8.2.1 加法器 将含有特 定意义的数字 或符号信息， 转换成相应的 若干位二进制 代码的过程称 为编码，具有 编码功能的组 合逻辑电路称 为编码器。 8.2.2 编码器 图 8.2.4 8421BCD码编码器逻辑图 8.2.3 译码器 1.二进制译码器 二进制译码器是将输入的二进制代码的各种状态按特定 含义翻译成对应输出信号的电路，也称为变量译码器。若输 入端有 n位，则代码组合就有 2n个，能译出 2n个输出信号。常 用的二进制译码器有 2线 —4线译码器、 3线 —8线译码器、 4线 —16线译码器等。 8.2.3 译码器 图 8.2.6 74LS138符号图和管脚图 ￿图 8.2.5 74LS138逻辑图 【 例 8.2.1】 用一个 3线 —8线译码器 74LS138实现函数 8.2.3 译码器 解：用一个 3线 —8线译码器再加上一个与非门就可实现 函数 Y， 其逻辑图如图 8.2.7所示。 图 8.2.7 例 8.2.1的逻辑图 2.二 —十进制译码器（ 4线 —10线译码器） 二 —十进制译码器（ 4线 —10线译码器）是完成同一数 据的不同代码之间的相互交换的电路，所以也称为码制变换译 码器。用于将 BCD码转换为十进制码，例如， 8421BCD码 —十 进制码译码器、余 3码 —十进制码译码器等。 8.2.3 译码器 8.2.3 译码器 （ a） 符号图 （ b） 逻辑图 图 8.2.8 4线 —10线译码器 74LS42￿ 3.显示译码器 显示译码器是将数字、文字或符号的代码译成可以驱动 显示器件显示数字、文字或符号的输出信号的电路，它一般 由译码器和驱动电路组成。显示译码器要和显示器配合使用 ，常见的七段显示译码器的功能是将输入的 8421BCD码译成 对应于七个笔段 a～ g的代码，用于驱动能够显示 0～ 9十个数 字的数字显示器。 8.2.3 译码器 8.2.3 译码器 图 8.2.9 LED数码管引线图和显示数字情况 （ a） 共阳极接法 (b) 共阴极接法 图 8.2.10 LED数码管内部电路原理 （ a） 三极管驱动； （ b） TTL门驱动 图 8.2.11 发光二极管驱动电路 8.2.3 译码器 图 8.2.12 用 74LS48驱动 BS201A的电路图 数据选择器又称多路选择器或多路开关，它逻辑功能是根 据地址码的要求，从多路输入信号中选择其中一路输出的逻辑 电路。按照输入端数据的不同有四选一、八选一、十六选一等 形式。 8.2.4 数据选择器 图 8.2.13 74LS151功能简图 图 8.2.14 例 8.2.2逻辑图 【 例 8.2.2】 用 74LS151实现逻辑函数 8.2.4 数据选择器 解 74LS151是 8选 1数据选择器，其输出逻辑表达式为： 而要求它实现的函数为： 比较上面两式可知，将函数 F的自变量 A、 B、 C接入 74LS151 的选择输入端 A2、 A1、 A0， 令使能端 接 0，数据输入端 D2、 D3、 D4和 D6接 1， D0、 D1、 D5和 D7接 0，即实现了逻辑函数 F ， 如图 8.2.14所示。 8.2.5 数值比较器 用来比较两个 n位二进制数大小或是否相等的逻辑电路， 称为数值比较器。两个 n位二进制数比较时，应从高位到低 位逐位进行比较，高位数相等时，才能进行低位数比较。当 比较到某一位数值不等时，其结果就是两个 n位二进制数的比 较结果。 图 8.2.15 74LS85功能简图 例 【 8.2.3】 试设计一个比较七位二进制整数大小的比较器 。 解：采用两块四位比较器 74LS85芯片，用分段比较的方法 ，可以实现对七位二进制数的比较，其逻辑图如图 8.2.16所示 。 8.2.5 数值比较器 图 8.2.16 7位二进制数比较器 应注意 低位模块的级 联输入接 010 ，比较器高位 多余输入端只 要连接相同即 可。